

# Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

## Tema 9

*Bloques funcionales secuenciales*



*Departamento de Ingeniería Electrónica,  
de Sistemas Informáticos y Automática*

## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de entrada y salida en paralelo)

Los **registros** son dispositivos cuya finalidad principal es el almacenamiento de información binaria. En esencia, un registro está formado por un conjunto de biestables en los cuales algunas de las entradas y salidas (o todas) son accesibles desde el exterior, y cuyas entradas de reloj están conectadas entre sí.



El tipo de biestable utilizado principalmente en la construcción de registros es el D, ya que posee una sola entrada a través de la cual se le introduce directamente la información que se desea almacenar.

Según el modo en que se introduce y se extrae la información de los registros (en serie o en paralelo), éstos dispositivos pueden clasificarse en varios tipos, que se estudian seguidamente.

- Registros de entrada y salida en paralelo.
- Registros de desplazamiento.

#### Registros de entrada y salida en paralelo

Los registros de entrada y salida en paralelo son aquellos registros en los que tanto sus entradas como sus salidas son accesibles desde el exterior.




## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de entrada y salida en paralelo)

Los registros pueden disponer de una serie de recursos adicionales, tales como:

- **Entrada de inicialización (*Reset* o *Clear*):** Pone a cero el contenido del registro de manera asíncrona.
- **Entrada de habilitación de carga (*Load*):** Debe adoptar un determinado estado lógico, para que se cargue en el registro nueva información al recibirse una transición activa en la entrada de reloj.
- **Entrada para el control del tercer estado de las salidas (*Enable*):** Debe adoptar un determinado nivel lógico para que la salida de los biestables sea accesible desde el exterior. En caso contrario la salida permanece en estado de alta impedancia.

El símbolo de un registro con entrada y salida en paralelo, activado por flancos de subida y dotado de una entrada asíncrona de inicialización, así como de habilitaciones de carga y de salida, todas ellas activas a nivel bajo, es el siguiente.



## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)

#### Registros de desplazamiento

Los registros de desplazamiento son registros que, además de almacenar información binaria, poseen la capacidad de desplazarla.


Cuando cada bit de una combinación se desplaza hasta la posición de peso inmediatamente superior, se dice que el desplazamiento es **hacia la izquierda**. La línea por la que entra la información que se desplaza a la izquierda recibe el nombre de entrada serie izquierda (**LSI**) y la línea por la que sale dicha información se denomina salida serie izquierda ( $Q_{n-1}$  para un registro de  $n$  bits). Por el contrario, cuando cada bit se desplaza hasta la posición de peso inmediatamente inferior, se dice que el desplazamiento es **hacia la derecha**, denominándose las líneas por las que entra y sale la información en el registro entrada serie derecha (**RSI**) y salida serie derecha ( $Q_0$ ), respectivamente.

Atendiendo a la forma de introducir y extraer la información de los mismos, pueden distinguirse distintos tipos de registros de desplazamiento.

- Registros de desplazamiento con entrada y salida en serie.
- Registros de desplazamiento con entrada en serie y salida en paralelo.
- Registros de desplazamiento con entrada en paralelo y salida en serie.
- Registros de desplazamiento universales.

#### Registros de desplazamiento con entrada y salida en serie

Estos registros aceptan datos en serie, es decir, un bit por cada pulso de reloj, a través de una única línea (entrada serie) y devuelven la información a su salida también en serie, igualmente a través de una sola línea (salida serie).



## Tema 9. Bloques funcionales secuenciales


### Registros (Registros de desplazamiento)

#### Registros de desplazamiento con entrada y salida en serie


Dependiendo del sentido en que se desplace la información, los registros de desplazamiento serie/serie pueden ser de tres tipos:

- Con desplazamiento a la derecha.
- Con desplazamiento a la izquierda.
- Bidireccionales.

En un registro con **desplazamiento a la derecha**, la información externa se introduce a través de la entrada de datos del biestable de más peso ( $Q_3$ ), mientras que los datos almacenados se recuperan de la salida del biestable de menos peso ( $Q_0$ ).



En un registro con **desplazamiento a la izquierda**, la información externa se introduce a través de la entrada de datos del biestable de menos peso ( $Q_0$ ), mientras que los datos almacenados se recuperan de la salida del biestable de más peso ( $Q_3$ ).





## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)

#### Registros de desplazamiento con entrada y salida en serie

Los **registros de desplazamiento con entrada y salida serie bidireccionales** incorporan, además, una entrada adicional ( $\bar{L}/R$ ) que permite seleccionar el sentido del desplazamiento.




## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)

#### Registros de desplazamiento con entrada en serie y salida en paralelo

En los **registros de desplazamiento con entrada en serie y salida en paralelo** los datos se introducen en serie (siendo necesario para ello tantos pulsos de reloj como biestables posean los mismos), si bien, se pueden recuperar en paralelo, ya que las salidas de todos los biestables están disponibles hacia el exterior.



En el siguiente tabla, se muestra el contenido del registro durante los cuatro periodos de reloj necesarios para la carga del dato **1101**, suponiendo que inicialmente el contenido del mismo era **0000**.


| Pulso de reloj | $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ |
|----------------|-------|-------|-------|-------|
| 1º             | 1     | 0     | 0     | 0     |
| 2º             | 0     | 1     | 0     | 0     |
| 3º             | 1     | 0     | 1     | 0     |
| 4º             | 1     | 1     | 0     | 1     |

## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)

#### Registros de desplazamiento con entrada en paralelo y salida en serie

Al contrario que en el tipo anterior, en los **registros de desplazamiento con entrada en paralelo y salida en serie** los datos se introducen en paralelo, poniendo a cero la línea  $\overline{LD}/SH$  y aplicando un solo pulso de reloj, y se extraen en serie (comenzando en este caso por el bit menos significativo) para lo cual debe ponerse a uno la línea  $\overline{LD}/SH$  y aplicarse  $n-1$  pulsos de reloj (siendo  $n$  el número de bits del registro).






## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)

#### Registros de desplazamiento universales

Los **registros de desplazamiento universales** son registros que pueden recibir y suministrar la información, tanto en serie como en paralelo, así como desplazar su contenido en ambos sentidos.

El símbolo lógico de uno de estos dispositivos se representa a continuación.



Aplicando la combinación adecuada a las líneas  $S_1$  y  $S_0$  puede seleccionarse la operación a realizar por el registro en cada momento, de acuerdo con la tabla de operaciones proporcionada por el fabricante.

| $S_1$ $S_0$ | Operación                |
|-------------|--------------------------|
| 0 0         | Mantener la información  |
| 0 1         | Desplazar a la derecha   |
| 1 0         | Desplazar a la izquierda |
| 1 1         | Carga paralela           |

## Tema 9. Bloques funcionales secuenciales

### Registros (Registros de desplazamiento)


#### Registros de desplazamiento universales

El registro universal descrito en la diapositiva anterior puede representarse en VHDL según se muestra a continuación. Obsérvese que no es necesario añadir `Q_interior <= Q_interior;` en `when others`, ya que un proceso tiene memoria implícita (conserva los valores).

```
library ieee;
use ieee.std_logic_1164.all;

entity REGISTRO_4 is
  port (R, CLK, S1, S0, LSI, RSI: in std_logic;
        D: in std_logic_vector (3 downto 0);
        Q: out std_logic_vector (3 downto 0));
end REGISTRO_4 ;

architecture A_REGISTRO_4 of REGISTRO_4 is
  signal Q_INTERNA: std_logic_vector (3 downto 0);
  signal CONTROL: std_logic_vector (1 downto 0);
  begin
    Q <= Q_INTERNA;
    CONTROL <= S1 & S0;
    REGISTRO: process (R, CLK)
      begin
        if R = '1' then Q_INTERNA <= (others => '0');
        elsif rising_edge (CLK) then
          case CONTROL is
            when "01" => Q_INTERNA <= RSI & Q_INTERNA (3 downto 1);
            when "10" => Q_INTERNA <= Q_INTERNA (2 downto 0) & LSI;
            when "11" => Q_INTERNA <= D;
            when others =>
              end case;
          end if;
        end process;
      end A_REGISTRO;
```



| S <sub>1</sub> | S <sub>0</sub> | Operación                |
|----------------|----------------|--------------------------|
| 0              | 0              | Mantener la información  |
| 0              | 1              | Desplazar a la derecha   |
| 1              | 0              | Desplazar a la izquierda |
| 1              | 1              | Carga paralela           |


## Tema 9. Bloques funcionales secuenciales

### Registros (Diseño secuencial basado en registros)

En el diseño de sistemas secuenciales mediante dispositivos MSI, los elementos de memoria a emplear pueden ser tanto registros como contadores. No obstante, el diseño de sistemas secuenciales mediante contadores queda fuera de los contenidos de esta asignatura.

El diseño secuencial MSI mediante **registros con entrada y salida en paralelo** es similar al diseño de sistemas secuenciales con biestables tipo D, ya que éstos últimos constituyen la base de los primeros.

El diagrama de bloques general de un sistema secuencial de este tipo es el siguiente:



Las **n** variables de salida del registro (variables de estado interno) junto con las **m** variables de entrada del sistema secuencial, constituyen las entradas del sistema combinacional, el cual genera las **z** variables de salida del sistema secuencial y **n** variables para la carga paralela del registro, las cuales determinan el estado siguiente del sistema.

## Tema 9. Bloques funcionales secuenciales

### Registros (Diseño secuencial basado en registros)

Para la síntesis de sistemas secuenciales MSI mediante registros de entrada y salida en paralelo, debe seguirse la siguiente secuencia de pasos:

- Obtención del diagrama de estados del sistema partiendo de las especificaciones de diseño.
- Simplificación, si es posible, del diagrama de estados (opcional).
- Determinación del número de bits necesarios para el registro y codificación de los estados del diagrama en binario natural.
  - En el diseño de sistemas secuenciales implementados mediante registros no es necesario tener en cuenta ninguna consideración especial a la hora de asignar combinaciones binarias a los distintos estados internos, ya que la complejidad del sistema combinacional a implementar no difiere significativamente de unas asignaciones a otras.
  - Como excepción, al estado inicial del sistema debe asignársele una combinación binaria en la que todos los bits sean ceros, para poder llevar el sistema a dicho estado mediante la activación de la entrada asíncrona de RESET de la que están dotados los registros.
- Representación de la tabla de estados del sistema.
- Realización del sistema combinacional mediante alguno de los métodos conocidos.
- Representación del diagrama lógico.
- Implementación del sistema.

## Tema 9. Bloques funcionales secuenciales


### Registros (Diseño secuencial basado en registros)

Como ejemplo de diseño de un sistema secuencial MSI mediante un registro con entrada y salida en paralelo, a continuación se realiza un ejercicio donde el sistema combinacional será implementado mediante un decodificador y puertas lógicas.

#### Ejercicio

Un sistema digital posee una entrada E y una salida S. A través de la entrada E se recibe ininterrumpidamente una secuencia de ceros y unos, sincronizada con la señal de reloj. La información recibida será correcta siempre que no lleguen dos o más unos consecutivos, o más de tres ceros consecutivos. En caso contrario, la información será errónea. La salida del circuito se pondrá a nivel alto mientras dure la información anómala y permanecerá a nivel bajo mientras se esté recibiendo una información correcta.


#### Diagrama de estados del sistema



## Tema 9. Bloques funcionales secuenciales

### Registros (Diseño secuencial basado en registros)

#### Tabla de estados del sistema



| q <sub>2</sub> | q <sub>1</sub> | q <sub>0</sub> | E | Q <sub>2</sub> | Q <sub>1</sub> | Q <sub>0</sub> | S | D <sub>2</sub> | D <sub>1</sub> | D <sub>0</sub> |
|----------------|----------------|----------------|---|----------------|----------------|----------------|---|----------------|----------------|----------------|
| 0              | 0              | 0              | 0 | 0              | 0              | 1              | 0 | 0              | 0              | 1              |
| 0              | 0              | 0              | 1 | 1              | 0              | 0              | 0 | 1              | 0              | 0              |
| 0              | 0              | 1              | 0 | 0              | 1              | 0              | 0 | 0              | 1              | 0              |
| 0              | 0              | 1              | 1 | 1              | 0              | 0              | 0 | 1              | 0              | 0              |
| 0              | 1              | 0              | 0 | 0              | 1              | 1              | 0 | 0              | 1              | 1              |
| 0              | 1              | 0              | 1 | 1              | 0              | 0              | 0 | 1              | 0              | 0              |
| 0              | 1              | 1              | 0 | 0              | 1              | 1              | 1 | 0              | 1              | 1              |
| 0              | 1              | 1              | 1 | 1              | 0              | 0              | 0 | 1              | 0              | 0              |
| 1              | 0              | 0              | 0 | 0              | 0              | 1              | 0 | 0              | 0              | 1              |
| 1              | 0              | 0              | 1 | 1              | 0              | 0              | 1 | 1              | 0              | 0              |
| 1              | 0              | 1              | X | X              | X              | X              | X | X              | X              | X              |
| 1              | 1              | 0              | X | X              | X              | X              | X | X              | X              | X              |
| 1              | 1              | 1              | X | X              | X              | X              | X | X              | X              | X              |

En la tabla de estados anterior puede apreciarse como los valores de las variables de entrada en paralelo del registro (**D<sub>2</sub>**, **D<sub>1</sub>** y **D<sub>0</sub>**) coinciden con los de las variables de estado siguiente (**Q<sub>2</sub>**, **Q<sub>1</sub>** y **Q<sub>0</sub>**).

Por otro lado, las combinaciones correspondientes a los estados internos que no forman parte del diagrama de estados, constituyen condiciones de no importa para las distintas funciones de salida del sistema combinacional.

## Tema 9. Bloques funcionales secuenciales

### Registros (Diseño secuencial basado en registros)

#### Ecuaciones de excitación y de salida del sistema

Las expresiones correspondientes a las distintas salidas del sistema combinacional extraídas de la anterior tabla de estados son las siguientes:

$$D_2 = \sum_4(1, 3, 5, 7, 9) + \sum_\phi(10, 11, 12, 13, 14, 15) = E$$


$$D_1 = \sum_4(2, 4, 6) + \sum_\phi(10, 11, 12, 13, 14, 15)$$

$$D_0 = \sum_4(0, 4, 6, 8) + \sum_\phi(10, 11, 12, 13, 14, 15)$$

$$S = \sum_4(6, 9) + \sum_\phi(10, 11, 12, 13, 14, 15)$$

#### Diagrama lógico del sistema

El diagrama lógico del sistema secuencial, implementado el sistema combinacional mediante un decodificador y puertas lógicas es el siguiente.




## Tema 9. Bloques funcionales secuenciales

### Contadores

Un **contador** es un sistema secuencial que recorre una secuencia predefinida de estados al aplicar pulsos de reloj a su entrada de sincronismo. Dicha secuencia de estados puede seguir, en principio, cualquier código binario.


Los contadores suelen utilizarse para contar las veces que ocurre un determinado evento, como divisores de frecuencia, o bien, para el control de la secuencia de operaciones a ejecutar por un sistema digital.

El símbolo de un contador básico de  $n$  bits se representa en la siguiente figura.



Atendiendo al sentido en que recorren su secuencia de estados al aplicarles los pulsos de reloj, los contadores puede ser de tres tipos:

- **Ascendentes:** Con cada pulso recibido pasan a la combinación inmediatamente superior en su código de contaje.
- **Descendentes:** En cada cuenta pasan a la combinación inmediatamente inferior en su código de contaje.
- **Reversibles:** Disponen de una línea para la selección del sentido de la cuenta (denominada  $\bar{A}/D$  o  $\bar{UP}/DOWN$ ), que les permite contar tanto en sentido ascendente como en sentido descendente.






## Tema 9. Bloques funcionales secuenciales

### Contadores

Los contadores pueden estar dotados, además, de entradas de habilitación de cuenta (**G**), que deben adoptar un determinado estado lógico para que el contador pueda contar al recibir los pulsos de reloj. Si, por el contrario, dichas entradas adoptan su estado inactivo el contador mantendrá la información.

Los diagramas de estados de contadores ascendentes, descendentes y reversibles dotados de entradas de habilitación de cuenta se muestran a continuación.




## Tema 9. Bloques funcionales secuenciales


### Contadores

Otros recursos de los que pueden disponer los contadores son los siguientes:

- **Entradas de inicialización (R):** Ponen a cero el contador de forma asíncrona.
- **Salidas de acarreo de cuenta:** Son líneas que se activan cuando el contador alcanza el último estado de la secuencia de cuenta. Se utilizan fundamentalmente para la asociación de contadores.
- **Capacidad de carga en paralelo:** Los contadores que poseen esta característica pueden cargar directamente combinaciones de entrada externas (como si se tratara de registros) a través de un conjunto de entradas disponibles a tal efecto. Para ello están dotados de un entrada  $\bar{P}/C$ , que cuando adopta un nivel bajo provoca que se realice una carga en paralelo en el siguiente flanco activo del reloj, y cuando su nivel es alto hace que el contador ejecute una cuenta al recibir el flanco activo.



Contador con entrada y salida de habilitación de cuenta



Contador con entrada de reset y carga paralela

Algunas características de los contadores:

- **Frecuencia máxima de contaje:** Depende de la tecnología de construcción del contador.
- **Código de cuenta:** Los códigos más usuales son el binario natural y el BCD natural.
- **Módulo:** Es el número de estados del contador. Determina el número de eventos que éste puede contar antes de desbordarse.
- **Modo de operación:** Depende de si la señal de reloj se aplica a todos los biestables internos del contador, o no.
  - **Contadores síncronos:** La señal de reloj se aplica a todos los biestables.
  - **Contadores asíncronos:** La señal de reloj no se aplica a todos los biestables.

## Tema 9. Bloques funcionales secuenciales


### Descripción VHDL (Contador síncrono)

A continuación se muestra el diseño de un contador síncrono de 4 bits módulo 10 (cuenta entre 0 y 9), con habilitación, borrado, carga paralela y bidireccional.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity CONTADOR_4 is
  port ( R, CLK, LD, G, DN_U: in std_logic;
        D: in std_logic_vector (3 downto 0);
        Q: out std_logic_vector (3 downto 0);
        MAX_MIN: out std_logic);
end CONTADOR_4;

architecture A_CONTADOR_4 of CONTADOR_4 is
  signal Q_INTERNA: std_logic_vector (3 downto 0);
begin
  Q <= Q_INTERNA;
  MAX_MIN <= '1' when ((G = '1') and (DN_U = '1') and (Q_INTERNA = "1001")
    or ((G = '1') and (DN_U = '0') and (Q_INTERNA = "0000"));
  CONTADOR: process (R, CLK)
  begin
    if R = '1' then Q_INTERNA <= "0000";
    elsif rising_edge (CLK) then
      if LD = '1' then Q_INTERNA <= D;
      elsif G = '1' then
        if DN_U = '1' then
          if Q_INTERNA = "1001" then Q_INTERNA <= "0000";
          else Q_INTERNA <= Q_INTERNA + 1;
          end if;
        elsif Q_INTERNA = "0000" then Q_INTERNA <= "1001";
        else Q_INTERNA <= Q_INTERNA - 1;
        end if;
      end if;
    end if;
  end process;
end A_CONTADOR_4;
```



## Tema 9. Bloques funcionales secuenciales

### Contadores (Contadores síncronos)

Los **contadores síncronos** son aquellos contadores en los cuales todas las variables de estado interno cambian simultáneamente, debido a que los impulsos a contar se aplican a la entrada de reloj de todos los biestables que los componen. En consecuencia, su máxima frecuencia de cuenta es cercana a la máxima frecuencia de trabajo de los biestables usados en su implementación.

Características principales de los contadores síncronos:

- Son más rápidos que los asíncronos.
- No poseen estados transitorios.
- Necesitan una lógica combinacional más compleja.
- Se diseñan como cualquier otro sistema secuencial con biestables.


Para el diseño de contadores síncronos se sigue el procedimiento estándar empleado en la síntesis de sistemas secuenciales síncronos mediante biestables activados por flancos que, en esencia, consiste en la siguiente secuencia de pasos:

1. Obtención del diagrama de estados del contador partiendo de las especificaciones de diseño.
2. Obtención de la tabla de estados del contador a partir de su diagrama de estados.
3. Elección del tipo de biestable a utilizar para la implementación del contador.
4. Representación de las tablas de excitación y de salida del contador, a partir de la tabla de estados y de la tabla de excitación del tipo de biestable a utilizar.
5. Realización del sistema combinacional mediante cualquier método de los estudiados (usando puertas lógicas, decodificadores, etc.).
6. Representación del diagrama lógico del contador.
7. Implementación del sistema.

## Tema 9. Bloques funcionales secuenciales

### Contadores (Contadores síncronos)

**Ejemplo:** Diseñar un contador síncrono binario ascendente de tres bits mediante biestables tipo JK.



| $q_2$ | $q_1$ | $q_0$ | $Q_2$ | $Q_1$ | $Q_0$ | $J_2$ | $K_2$ | $J_1$ | $K_1$ | $J_0$ | $K_0$ |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 0     | 1     | 0     | X     | 0     | X     | 1     | X     |
| 0     | 0     | 1     | 0     | 1     | 0     | 0     | X     | 1     | X     | X     | 1     |
| 0     | 1     | 0     | 0     | 1     | 1     | 0     | X     | X     | 0     | 1     | X     |
| 0     | 1     | 1     | 1     | 0     | 0     | 1     | X     | X     | 1     | X     | 1     |
| 1     | 0     | 0     | 1     | 0     | 1     | X     | 0     | 0     | X     | 1     | X     |
| 1     | 0     | 1     | 1     | 1     | 0     | X     | 0     | 1     | X     | X     | 1     |
| 1     | 1     | 0     | 1     | 1     | 1     | X     | 0     | X     | 0     | 1     | X     |
| 1     | 1     | 1     | 0     | 0     | 0     | X     | 1     | X     | 1     | X     | 1     |

$$J_2 = \Sigma_3(3) + \Sigma_\phi(4, 5, 6, 7)$$

$$K_2 = \Sigma_3(7) + \Sigma_\phi(0, 1, 2, 3)$$

$$J_1 = \Sigma_3(1, 5) + \Sigma_\phi(2, 3, 6, 7)$$

$$K_1 = \Sigma_3(3, 7) + \Sigma_\phi(0, 1, 4, 5)$$


$$J_0 = \Sigma_3(0, 2, 4, 6) + \Sigma_\phi(1, 3, 5, 7)$$

$$K_0 = \Sigma_3(1, 3, 5, 7) + \Sigma_\phi(0, 2, 4, 6)$$

$$J_2 = K_2 = q_1 q_0$$

$$J_1 = K_1 = q_0$$

$$J_0 = K_0 = 1$$



## Tema 9. Bloques funcionales secuenciales

### Contadores (Contadores asíncronos)

Los **contadores asíncronos** son aquellos contadores en los cuales las variables de estado interno no cambian simultáneamente, debido a que los impulsos a contar no se aplican a la entrada de reloj de todos los biestables que los componen, sino solamente a algunos.

Características principales de los contadores asíncronos:


- Son más lentos que los síncronos.
- Poseen estados transitorios.
- Poseen una lógica combinacional más simple.

Para el diseño de los contadores asíncronos se localizan las señales que sufren las transiciones adecuadas en aquellos momentos en los que las variables de estado del contador deben cambiar, controlando con ellas las entradas de reloj de los biestables correspondientes.

## Contadores (Contadores asíncronos)


## Diseño de un contador asíncrono ascendente de tres bits

En el siguiente cronograma se pueden apreciar los instantes en que se producen las transiciones en la señal de reloj, así como en las distintas salidas de un contador binario ascendente de tres bits, lo cual permite obtener conclusiones para llevar a cabo el diseño del mismo.



En el cronograma anterior se puede apreciar que el biestable  $Q_0$  debe cambiar de estado con cada pulso del reloj, por lo que su entrada de sincronismo se debe conectar al generador de pulsos. El biestable  $Q_1$  debe cambiar de estado cada vez que  $Q_0$  pase de 1 a 0. Por tanto, si se usan biestables tipo T activos al flanco de bajada, se conectará la entrada de sincronismo de  $Q_1$  a la salida  $Q_0$ . Por la misma razón, la entrada de reloj de  $Q_2$  se conectará a la salida  $Q_1$ .

Con todo ello, el diagrama lógico del contador quedaría tal como se muestra en la siguiente figura.




## Tema 9. Bloques funcionales secuenciales

### Contadores (Contadores asíncronos)


#### Diseño de un contador asíncrono descendente de tres bits

En el siguiente cronograma se pueden apreciar los instantes en que se producen las transiciones en la señal de reloj, así como en las distintas salidas de un contador binario descendente de tres bits, lo cual permite obtener conclusiones para llevar a cabo el diseño del mismo.



En el cronograma anterior se puede apreciar que el biestable  $Q_0$  debe cambiar de estado con cada pulso del reloj, por lo que su entrada de sincronismo se debe conectar al generador de pulsos. El biestable  $Q_1$  debe cambiar de estado cada vez que  $Q_0$  pase de 0 a 1. Por tanto, si se usan biestables tipo T activos al flanco de bajada, se conectará la entrada de sincronismo de  $Q_1$  a la salida  $\overline{Q_0}$ . Por la misma razón, la entrada de reloj de  $Q_2$  se conectará a la salida  $\overline{Q_1}$ .

Con todo ello, el diagrama lógico del contador quedaría tal como se muestra en la siguiente figura.






## Tema 9. Bloques funcionales secuenciales

### Contadores (Contadores asíncronos)

#### Diseño de un contador asíncrono reversible de tres bits

En los ejemplos anteriores se ha podido comprobar que si se utilizan biestables activos al flanco de bajada, para obtener un contador ascendente se debe conectar la entrada de sincronismo de cada biestable a la salida directa del anterior, y para obtener uno descendente se debe conectar a la salida negada.

En consecuencia, si lo que queremos es obtener un contador reversible, bastará con introducir ambas salidas en un multiplexor y seleccionar la adecuada en función del sentido de cuenta deseado, haciendo uso de una variable externa  $\bar{A}/D$ . El circuito correspondiente quedaría tal como se muestra en la siguiente figura.



Cuando a la entrada  $\bar{A}/D$  se le aplica un nivel bajo, a la salida de los multiplexores aparecerán los valores presentes en las salidas directas de los biestables, por lo que la cuenta será en sentido ascendente.

Por el contrario, si a la entrada  $\bar{A}/D$  adopta un nivel alto, a la salida de los multiplexores aparecerán los valores presentes en las salidas negadas de los biestables, siendo la cuenta en este caso en sentido descendente.

## Tema 9. Bloques funcionales secuenciales

### Contadores (Asociación de contadores)


La **asociación de contadores** consiste en la conexión de varios bloques funcionales con objeto de obtener un contador con mayor módulo, es decir, con mayor capacidad de contaje.

Dicha asociación puede realizarse de dos modos diferentes:

- **Asociación de contadores asíncrona:** Se emplea el cambio de nivel de determinadas salidas de un contador para atacar la entrada de reloj del otro. El resultado es un contador de mayor capacidad, pero que deja de ser síncrono, ya que el segundo contador debe esperar a que cambie de valor la salida del primero para modificar su contenido.

En la siguiente imagen se muestra un contador binario de 8 bits obtenido mediante la asociación asíncrona de dos contadores binarios de 4 bits.

Como se puede apreciar, el contador de la izquierda solamente cuenta cuando recibe un flanco de bajada en su entrada de reloj, lo cual únicamente ocurre cuando el contador de la derecha pasa de 1111 a 0000. Es decir cada vez que el contador de la derecha cuenta 16 pulsos de reloj, el contador de la izquierda se incrementa en una unidad.




## Tema 9. Bloques funcionales secuenciales

### Contadores (Asociación de contadores)

- **Asociación de contadores síncrona:** Se emplean las entradas y salidas de habilitación de cuenta. El contador obtenido con este tipo de asociación sigue siendo síncrono, ya que los pulsos del generador se aplican simultáneamente a ambos contadores.

En la siguiente imagen se muestra un contador binario de 8 bits obtenido mediante la asociación síncrona de dos contadores binarios de 4 bits. En este caso, el contador de la izquierda sólo cuenta cuando está activa su entrada G, situación que únicamente se produce cuando la cuenta del contador de la derecha es 15 (1111).

Igual que en el caso anterior, el contador de la izquierda realizará una única cuenta por cada 16 pulsos de la señal de reloj.



## Tema 9. Bloques funcionales secuenciales

### Contadores (Aplicaciones de los contadores)


#### División de frecuencias

La cuenta de los pulsos de la señal de reloj se encuentra asociada directamente a la división de la frecuencia de los mismos.

Los biestables de un contador que cuenta en binario natural proporcionan en sus salidas ondas digitales cuyas frecuencias son la mitad ( $Q_0$ ), la cuarta parte ( $Q_1$ ), la octava parte ( $Q_2$ ), etc., de la frecuencia de los pulsos de entrada.

Dado que el periodo ( $T$ ) es el inverso de la frecuencia ( $T = 1/f$ ), la división de la frecuencia por 2 implica la multiplicación por 2 del período, la división de la frecuencia por 4 la multiplicación del periodo por 4, y así sucesivamente.

Las ondas de salida obtenidas mediante la división de frecuencias son simétricas, es decir, la duración tanto del nivel alto como del nivel bajo del periodo a igual a  $T/2$ .



## Tema 9. Bloques funcionales secuenciales

### Contadores (Aplicaciones de los contadores)


#### División por m

Un contador de módulo  $m$  dotado de salida de acarreo de cuenta (CT =  $m-1$ ) constituye un divisor de escala por  $m$ , ya que genera un pulso por cada  $m$  pulsos recibidos en su entrada de reloj.

Como se ha visto anteriormente para el caso de la división de frecuencias, este pulso puede obtenerse de la salida del biestable más significativo de contador ( $Q_{n-1}$ ),  $Q_3$  este caso, cual proporciona un pulso por cada «vuelta» del contador (cada  $n$  pulsos). En este caso, la señal obtenida sería simétrica, teniendo tanto el nivel bajo como el nivel alto una duración igual a medio periodo de la onda de salida ( $m/2$  periodos de la señal de entrada).

No obstante, para realizar la división por  $m$  resulta preferible usar la salida de acarreo de cuenta del contador, pues en tal caso la duración del pulso generado es igual a un solo periodo de la señal de entrada, lo cual permite habilitar cualquier dispositivo de forma síncrona y solamente durante un pulso de reloj por cada ciclo del contador.

En la siguiente figura se muestra el resultado de la división por  $m$  en un contador binario natural de cuatro bits (módulo 16).




## Contadores (Aplicaciones de los contadores)

### Ejemplo del uso de contadores para la medida del tiempo mediante la división de frecuencias

A partir de un generador de pulsos de frecuencia fija y muy precisa, cuyo período sea mucho menor que los intervalos temporales a medir, la medida de tiempos se reducirá a contar el número de pulsos recibidos en cada intervalo. Dicha medida quedará expresada en unidades equivalentes al período de los pulsos de entrada.

La siguiente figura representa un ejemplo del uso de contadores para la implementación de un reloj digital a partir de un oscilador de cuarzo de frecuencia igual a 1 MHz.



Un contador adicional de módulo 7 permitiría indicar el día de la semana y otro contador de módulo 31 señalaría el día del mes. También se necesitaría un contador de módulo 12 para indicar el número del mes y la correspondiente lógica de ajuste para los meses de 30 días (y los 28/29 días del mes de febrero).

La puesta en hora de este reloj podría facilitarse aplicando directamente a la entrada de pulsos de los contadores de minutos y de horas la señal rápida de 0.1 segundos, mediante la activación de los pulsadores apropiados, hasta que cada uno de ellos adopte el valor deseado.